Fórum comum de tecnologia de plataforma: fabricação de chips em 14nm e abaixo

Ontem participei do Common Platform Technology Forum, onde IBM, Globalfoundries e Samsung apresentaram a tecnologia que eles usarão para fabricar chips no futuro. Esse grupo, originalmente criado pela IBM para distribuir suas tecnologias de fabricação de chips, basicamente adota um processo básico criado pela IBM e seus parceiros e o move para a Globalfoundries e a Samsung para fabricação de alto volume.

Aqui estão os destaques:

O desenvolvimento da tecnologia de processo FinFET de 14nm (criando transistores 3D) parece estar no caminho certo, provavelmente com as fundições iniciando a produção em 2014 e produtos baseados nessa produção que provavelmente aparecerão em 2015. (A Intel já está enviando FinFETs, o que chama de Transistores "Tri-Gate", de 22 nm, mas a Intel é diferente, pois é principalmente seu próprio cliente, com um design básico único, e as fundições precisam oferecer suporte a uma gama muito maior de clientes.) Observe que a versão do Common Platform desse processo, como discutido anteriormente pela Globalfoundries, combina a tecnologia FinFET no "front-end" com o mesmo "back-end" que seu processo de 20 nm.

Embora todos concordem que a litografia EUV (ultravioleta extrema) será necessária em algum momento no futuro, está demorando mais para se desenvolver e enfrentar mais problemas do que o esperado. Agora, não é provável que seja usado até 7nm de produção ou até mais tarde.

Onde o grupo Common Platform falou uma vez sobre tornar seus processos idênticos a cada um de seus fabricantes para que os clientes pudessem migrar facilmente de um para outro, o foco agora parece estar na criação de uma tecnologia de processo principal e na liberação de fundições individuais (Globalfoundries e Samsung) personalizá-los para seus clientes específicos.

A migração para a produção de 20 nm e 14 nm não criará tanta redução de custo por transistor, como os fabricantes esperam de novos nós de processo. (Normalmente, você obtém o dobro de transistores por nó - Lei de Moore -, mas a um custo um pouco mais alto.) Mas 20 nm adicionam mais custo, porque exigirá "duplo padrão" de litografia pela primeira vez, e o nó de 14 nm, o Common Os parceiros de plataforma que estão falando não são realmente um encolhimento total, pois usam o "back-end" de 20 nm. Mas os executivos disseram que esperam voltar à economia normal na mudança para 10 nm.

Aqui estão alguns detalhes:

Mike Cadigan, vice-presidente da IBM Microelectronics, falou sobre como a Plataforma Comum evoluiu nos últimos 10 anos. Passou de um grupo projetado para criar uma alternativa ao líder de fundição TSMC para um que agora inclui as fundições número dois e três (Globalfoundries e Samsung Semiconductor), com base na tecnologia que vem das pesquisas da IBM e de outras empresas. Em particular, ele apontou para uma nova instalação de pesquisa e desenvolvimento de semicondutores em Albany, NY, construída em conjunto com o estado e os parceiros, onde a IBM está trabalhando agora com seus cinco principais fornecedores de equipamentos em projetos como o desenvolvimento de EUV.

Cadigan (acima) aludiu à dificuldade de passar para a próxima geração de tecnologia. "Todos nós estamos em uma esteira", disse ele, mas sugeriu que o modelo da Plataforma Comum oferece a seus membros a capacidade de alavancar o trabalho realizado pelos membros e seus parceiros.

"Nossa indústria é vital para a sociedade", disse ele, observando como o silício está impulsionando tudo, desde smartphones a carros autônomos e novos dispositivos médicos.

Mais tarde, em uma sessão de perguntas e respostas, ele disse que houve mudanças significativas na forma como o grupo Common Platform funciona ao longo dos anos. O processo anterior envolveu a IBM criando a tecnologia básica e colocando-a em funcionamento em sua fábrica de East Fishkill, passando então todo o processo para seus parceiros. Agora, ele disse, uma vez que a IBM tem a tecnologia básica funcionando, ela vai diretamente para a Globalfoundries e a Samsung, acelerando o tempo de colocação no mercado.

IBM diz que a fabricação de chips enfrenta grandes descontinuidades

Gary Patton, vice-presidente do Centro de Pesquisa e Desenvolvimento da IBM Semiconductor, mergulhou profundamente na tecnologia, discutindo os desafios que os fabricantes de chips enfrentam nos próximos anos.

"Estamos em uma descontinuidade", disse Patton (acima), com a fabricação de chips passando por uma grande mudança. Ele disse que não é a primeira vez que o setor vê tais problemas, nem será a última. A indústria atingiu os limites físicos do CMOS planar e do óxido de porta, por isso teve que mudar para silício tensionado e materiais de porta de alto k / metal. Agora, ele disse, estamos no limite de dispositivos planares, por isso precisamos fazer a transição para a "era 3D", tanto em termos de transistores (por exemplo, FinFETs) quanto em embalagens usando conceitos como empilhamento de chips. Na próxima década, disse ele, atingiremos o limite de dimensões atômicas e precisaremos avançar para tecnologias como nanofios de silício, nanotubos de carbono e fotônica.

Para fazer tudo isso funcionar, é importante que as fundições não atuem mais apenas como empresas manufatureiras, mas trabalhem com seus clientes e fornecedores de ferramentas em uma "co-otimização" de design / tecnologia, na qual o processo atua mais como um "IDM virtual "(Fabricante integrado de dispositivos).

Patton abordou a necessidade de pesquisa continuada, falando sobre as instalações de pesquisa da IBM em Yorktown, Almaden e Zurique e como pelo vigésimo ano consecutivo, a IBM recebeu o maior número de patentes. Ele também falou sobre a importância dos parceiros, em particular apontando para o Centro de Pesquisa de Nanotecnologia Albany, que foi construído em parceria com o Estado de Nova York e a Suny / Albany CNSE, juntamente com a Sematech e uma série de fornecedores de materiais e equipamentos.

Muito de sua palestra se concentrou nos desafios enfrentados pela EUV, que ele chamou de "a maior mudança na história da indústria da litografia". Ele observou que, se o EUV estiver pronto para 7 nm, produzirá imagens mais nítidas e, portanto, chips com melhor desempenho do que outras tecnologias. Mas existem grandes desafios. Para começar, o equipamento EUV agora possui apenas uma fonte de energia de 30 watts e precisa chegar a 250 watts para uma produção econômica. Isso exigiria uma melhoria quase dez vezes maior. Outra questão é lidar com o controle de defeitos na máscara EUV.

Como ele descreveu o processo, parece quase ficção científica: você começa pulverizando estanho derretido a 150 milhas por hora, bate com um laser em um pré-pulso para distribuí-lo, explode com outro laser para criar um plasma e depois rebate a luz dos espelhos para criar o feixe de luz real e verifique se ele atinge a bolacha no ponto certo. Ele comparou isso com a tentativa de acertar uma bola de beisebol em uma área de 2, 5 cm no mesmo local nas arquibancadas 10 bilhões de vezes por dia.

A IBM está trabalhando com o fabricante de litografia ASML e o fabricante de fontes de luz Cymer (que a ASML está em processo de aquisição) para ajudar a acelerar o lançamento do EUV no mercado. O centro de pesquisa em Albany foi projetado para ser um "centro de excelência" e a IBM agora espera obter ferramentas lá até abril. Patton disse que isso não estará pronto para a produção de 14nm ou 10nm, mas pode ser de 7nm ou posterior.

Enquanto isso, a IBM está trabalhando muito para melhorar os rendimentos usando vários padrões, o que envolve o uso de várias máscaras. Aos 20 nm, isso envolve duplo padrão, onde várias máscaras são usadas para criar os padrões. Mas, para tornar isso eficiente, exige muito trabalho; portanto, a IBM trabalha com os fornecedores de design de ferramentas (EDA) para que os projetistas de chips possam ter um fluxo de design de célula padrão ou criar um fluxo personalizado, mas ainda assim serem mais eficientes.

Aos 10nm, ele falou sobre o uso de outras técnicas, como transferência de imagem da parede lateral (SIT) e auto-montagem direcionada, onde a química ajuda o layout do transistor. A idéia aqui é que, em vez do padrão quádruplo, você ainda pode fazer o padrão duplo, o que deve ser muito mais barato.

Patton também passou muito tempo conversando sobre como novas estruturas de dispositivos são necessárias. Os FinFETs existentes enfrentam problemas de desempenho e variabilidade, mas a IBM está trabalhando na criação de bandas mais estreitas para melhorar esses problemas.

A 7 nm e além, disse ele, novas estruturas de dispositivos serão necessárias, como nanofios de silício e nanotubos de carbono. Os nanotubos de carbono têm o potencial de oferecer uma melhoria de dez vezes em potência ou desempenho, mas têm seus próprios desafios, como a necessidade de separar os nanotubos de carbono metálicos dos semicondutores e de colocá-los no lugar certo no chip. A IBM anunciou recentemente que agora possui mais de 10.000 nanotubos de carbono em funcionamento em um chip.

Outra área de interesse é melhorar as interconexões, e Patton disse que, entre 4nm e 8nm, a indústria passará para a nanofotônica. Ele discutiu a recente demonstração da IBM de um chip que combina fotônica com silício.

Por fim, o objetivo é integrar 3D e fotônica em um único chip. Patton concluiu falando sobre um chip que ele gostaria de ver com três planos: um com lógica com cerca de 300 núcleos; outro com memória (com 30 GB de DRAM incorporada); e outro plano fotônico, fornecendo uma rede óptica no chip.

Globalfoundries e Samsung prometem produção completa de bolachas de 14nm em 2014

Representantes da Globalfoundries e da Samsung conversaram sobre como estavam enfrentando os desafios de mudar para 14nm e FinFETs.

Mike Noonen, vice-presidente executivo de marketing, vendas, qualidade e design da Globalfoundries, falou sobre como a empresa está introduzindo um processo de 20nm de baixa potência este ano. Ele já anunciou seu processo 14XM, que usa FinFETs de 14nm com um back-end mais econômico. Ele disse que a Globalfoundries espera ter uma produção inicial de 14 nm este ano, com a produção total do processo 14XM no primeiro semestre de 2014.

Entre outras coisas, Noonen (acima) falou sobre parcerias na 14XM, incluindo o trabalho com a Synopsys em ferramentas de design, o Rambus para interconexões e a ARM com seu IP físico Artisan. Ele disse que um Cortex-A9 de núcleo duplo mostra uma redução de energia de 62% ou uma melhoria de desempenho de 61% no 14XM em comparação com o processo 28SLP da fundição.

Olhando ainda mais adiante, a Globalfoundries está expandindo seu Fab 8 em Malta, NY, e espera ter uma produção total de 10nm (10XM) no segundo semestre de 2015.

KH Kim, vice-presidente executivo da Samsung Electronics, que chefia as operações de fundição da Samsung, disse que muitas pessoas no setor eram céticas em relação à abordagem "primeiro portão" da Common Platform Alliance para a fabricação de portões de alto k / metal, mas que era "realmente bem-sucedido" em ajudar a empresa a aumentar a vida da bateria e o desempenho dos processadores móveis.

A empresa está pronta para oferecer a tecnologia FinFET de 14nm, pois as tecnologias planares abaixo de 20nm não podem oferecer desempenho aceitável. Kim (acima) disse que há três desafios principais com as tecnologias FinFET: lidar com variações de processo, questões de largura de canal e modelagem e extração 3D. Mas entre a IBM, a Samsung e a Globalfoundries, a Samsung possui o número principal de patentes e publicações em tecnologia 3D e, portanto, o grupo Common Platform abordou esses desafios.

Em particular, Kim falou sobre um "desenvolvimento de processo ISDA" para abordar variações e resistência parasitária; criar um kit de desenvolvimento através do trabalho com a UC Berkeley, a CMG e os fornecedores de ferramentas Synopsys, Cadence e Mentor Graphics; e licenciamento de IP da ARM, Synopsys e Analog Bits para facilitar o design de chips na criação de designs System-on-Chip de 14nm.

Trabalhando com ARM e Cadence, ele disse que a Samsung criou os primeiros projetos Cortex-A7 com FinFETs e está pronta para oferecer FinFETs a seus clientes. Este ano é principalmente um ano para validação e design, disse Kim, com a produção total chegando no próximo ano. Ele também observou que a Samsung atualmente possui duas fundições, a S1 na Coréia e a S2 em Austin, Texas. Está construindo uma nova fábrica na Coréia, destinada à produção de 20nm e 14nm, que deve entrar em operação no final de 2014 ou no início de 2015.

Em uma sessão de perguntas e respostas, a Cadigan abordou os problemas de mudança para as bolachas de 450 mm para a produção de chips, em comparação com as bolachas de 300 mm que agora são comuns. Ele observou um novo consórcio desenvolvendo a tecnologia de 450 mm em Albany, NY, e disse que, embora o tempo ainda esteja no ar, ele espera que a adoção da indústria de 450 mm seja "próxima à última parte desta década". Ele disse que espera que o EUV chegue ao mercado primeiro em 350 mm e logo depois em 450 mm.

Noonen concluiu a sessão chamando a fabricação de chips de "o negócio mais complexo da história da humanidade", e está claro que isso envolve uma série de incríveis inovações tecnológicas.