Vídeo: #13 - DA AREIA AO CHIP - PARTE 5 - Lei de Moore(ou qual é o futuro do Semicondutor?) (Novembro 2024)
Fiquei intrigado com a cobertura do comunicado de imprensa da IBM ontem, que revelou uma aliança que produziu os primeiros chips de teste de 7 nm com transistores em funcionamento.
É um bom passo para provar que as reduções na densidade do transistor podem continuar até esse nó, mas também é importante observar que o grupo IBM está longe de ser o único grupo que tenta alcançar esse novo nó e que existem muitas etapas entre agora e produção real.
O anúncio afirmava que os chips foram produzidos nas Faculdades de Ciência e Engenharia em Nanoescala do SUNY Polytechnic Institute (SUNY Poly CNSE) por uma aliança que inclui a IBM Research, GlobalFoundries e Samsung. Esses grupos estão trabalhando juntos há algum tempo - a IBM já havia uma "plataforma comum" que criava chips junto com a Samsung e a GlobalFoundries. Embora essa plataforma não exista mais, os grupos ainda trabalham juntos: a IBM vendeu recentemente suas instalações de fabricação de chips e muitas de suas patentes de chips à GlobalFoundries (que possui uma grande fábrica de chips ao norte de Albany), e a GlobalFoundries licenciou a tecnologia de processo de 14nm da Samsung para faça chips nesse nó.
Transistores menores são importantes - quanto menor o transistor, mais transistores podem caber em um chip e mais transistores significam chips mais poderosos. A IBM acredita que a nova tecnologia poderia permitir chips com mais de 20 bilhões de transistores, o que seria um grande passo em frente à tecnologia existente; os chips mais avançados de hoje são fabricados com a tecnologia de 14nm, que até agora apenas a Intel e a Samsung enviaram, embora o TSMC esteja programado para iniciar a produção em massa de chips de 16nm ainda este ano. Um avanço de 7 nm seria um grande passo à frente.
A tecnologia atual envolvia transistores criados com canais de silício germânio (SiGe) fabricados usando litografia Ultravioleta Extrema (EUV) em vários níveis. A IBM disse que os dois foram os primeiros do setor, e este é o primeiro anúncio formal que vi de chips de trabalho usando essas duas tecnologias.
Observe, porém, que outros grupos estão trabalhando com essas mesmas tecnologias. Todo fabricante de chips está avaliando a tecnologia EUV, principalmente usando equipamentos de fabricação de chips da ASML. Intel, Samsung e TSMC investiram no ASML para ajudar a desenvolver a tecnologia EUV e, recentemente, o ASML disse que um cliente americano - provavelmente a Intel - concordou em comprar 15 dessas ferramentas.
Pode ser que o uso de canais SiGe seja o desenvolvimento mais significativo. Várias empresas consideraram outros tipos de materiais além do silício, materiais que poderiam permitir uma comutação mais rápida do transistor e reduzir os requisitos de energia. A Applied Materials, por exemplo, falou sobre o uso de SiGe a 10 nm ou 7 nm.
De fato, muitas empresas - incluindo IBM e Intel - falam em ir além do SiGe para materiais conhecidos como compostos III-V, como o arseneto de índio e gálio (InGaAs), que exibem maior mobilidade eletrônica. A IBM demonstrou recentemente uma técnica para usar o InGaAS em pastilhas de silício.
O anúncio de ontem é interessante do ponto de vista do laboratório por causa das tecnologias envolvidas, mas sempre há uma lacuna significativa entre a inovação do laboratório e a produção em massa econômica. A produção em massa de chips de 10nm, que virão antes dos 7nm, ainda não foi um sucesso.
Uma grande preocupação tem sido o alto custo da mudança para novas tecnologias. Embora a Intel, a Samsung e a TSMC tenham conseguido mudar para nós menores, o custo de criação de designs de chips nesses nós é mais caro, em parte devido à complexidade do design e em parte porque são necessárias mais etapas ao usar técnicas como o duplo -padrão - algo que a EUV poderia aliviar, mas provavelmente não eliminará. Também houve preocupação de que a escala real de densidade de chips tenha diminuído: o anúncio da IBM disse que seu processo de 7nm "alcançou perto de 50% de melhorias na escala de área em relação à tecnologia mais avançada de hoje". Isso é bom, mas o dimensionamento tradicional da Lei de Moore oferece 50% de melhoria a cada geração, e 7nm fica a duas gerações.
Em um ritmo típico da Lei de Moore, você esperaria ver a fabricação de 10nm no final do próximo ano (desde que os primeiros chips de 14nm começaram a ser fabricados no final de 2014), mas a transição para a lógica de 14nm levou mais tempo do que o esperado para todo o processo. fabricantes de chips. Os fabricantes de DRAM estão criando novas gerações que exibem muito menos do que 50% de escala, à medida que a DRAM se aproxima dos limites moleculares, e os fabricantes de NAND estão principalmente se afastando da escala planar e, em vez disso, se concentrando no 3D NAND em geometrias maiores. Portanto, não será tão surpreendente ver o tempo entre gerações prolongado ou o redimensionamento menos dramático. Por outro lado, os executivos da Intel disseram que, embora o custo de fabricação de cada bolacha continue a subir para novas tecnologias, eles esperam continuar obtendo avanços de escala tradicionais nas próximas gerações, para que o custo por transistor continue diminuindo a um taxa suficiente para fazer valer a pena continuar a escala. (A Intel também disse acreditar que poderia produzir 7nm sem EUV, se necessário, apesar de preferir ter EUV.)
O trabalho da IBM, da SUNY Poly e de seus parceiros em chips de 7nm parece ser um passo importante no caminho para preparar esses chips para produção em massa no final da década. Embora ainda estamos muito longe da produção em massa com boa relação custo-benefício, este anúncio é um sinal claro de que, mesmo que a Lei de Moore esteja diminuindo, ela continuará por pelo menos mais algumas gerações.
