Vídeo: Google quer deixar Lei de Moore para trás [Inovação ²] (Novembro 2024)
Ao fornecer muito poucos detalhes sobre seus planos de produção futuros, a Intel usou sua reunião de investidores na semana passada para enfatizar novamente a importância da Lei de Moore, a declaração do co-fundador Gordon Moore de que a densidade de chips dobrará a cada dois anos. A empresa falou sobre como seu processo de produção de 14nm, agora sendo usado para o Core M e as próximas linhas Broadwell mais amplas, mostrou o valor de escala de toda uma geração e disse que espera uma escala semelhante em seus futuros nós de 10 e 7nm, apesar do aumento das despesas de capital necessárias em cada nó.
O CEO Brian Krzanich começou a reunião falando sobre como a Lei de Moore chegará aos 50 anos no próximo ano e disse que continua sendo um dos principais imperativos estratégicos da empresa. "É nosso trabalho mantê-lo o maior tempo possível", disse ele.
Mas coube principalmente a Bill Holt (acima), gerente geral do grupo de tecnologia e gerenciamento, explicar como a empresa chegará lá.
Holt observou os problemas que a Intel teve ao aumentar a tecnologia de 14nm, observando que demorou mais de 2, 5 anos para obter um bom rendimento no processo de 14nm, em vez da cadência normal de dois anos. Atualmente, o rendimento de 14nm ainda não é tão bom quanto a empresa atinge 22nm, mas está "em uma faixa saudável" e está começando a convergir com o processo anterior, que ele disse ser o processo de maior rendimento da Intel. Como resultado, ele disse, os custos de fabricação dessas peças são um pouco mais altos no quarto trimestre, o que afetará as margens no início do próximo ano, mas ele espera que isso mude no final de 2015. "A verdadeira redução de custos continua sendo possível em um ambiente intensivo de capital. ", Disse Holt.
Após algumas das apresentações que vi no Intel Developer Forum há alguns meses, Holt explicou por que o nó de 14nm era um verdadeiro encolhimento, mesmo quando ele concordou que a nomenclatura de 14nm era essencialmente sem sentido. "Não há nada de 14 nisso", disse ele.
Mas, em comparação com o predecessor Haswell de 22 nm, o passo entre as aletas no design do FinFET foi reduzido para 0, 70x (o que ele observou ser o objetivo, pois uma redução de 30% em cada dimensão resultaria em uma redução total da metade da área de um morre, supondo que ele tenha o mesmo número de transistores), mas que o passo do gate diminuiu para 0, 78x. Mas, observou ele, o passo de interconexão foi maior do que o normal para 0, 65x (de 80 nm a 52 nm) e a combinação torna o chip completo quase 50% menor (todas as outras coisas são iguais). Ele observou que isso varia em diferentes partes do chip, com a escala da SRAM em 0, 54x, mas as interconexões e os gráficos mostram mais escala.
Para fazer isso funcionar, a Intel criou transistores com aletas menos, mais apertadas e mais longas para criar os transistores. Em outras palavras, não apenas as barbatanas se aproximaram, como agora são mais longas.
Outras mudanças nesta versão incluem o primeiro uso pela Intel de intervalos de ar "intencionais" entre componentes, permitindo um melhor desempenho de interconexão.
Comparando um chip Broadwell de 14 nm com uma versão Haswell de 22 nm, Holt disse que o novo chip possui 35% mais transistores - 1, 3 bilhão - mas é 37% menor, por isso mostra um aumento de 2, 2x na densidade de transistores, com os transistores extras indo em direção a melhorias. desempenho gráfico.
No geral, ele disse, é preciso "realmente escalar" para reduzir custos - uma área em que Holt disse acreditar que a Intel estava à frente de concorrentes como Samsung e Taiwan Semiconductor Manufacturing Corp. (TSMC). Ele disse que o custo por transistor ainda está caindo e está um pouco abaixo da linha de tendência histórica de 14 nm, e previu que continuaria abaixo da linha de 10 nm e 7 nm. E, ele disse, os novos nós forneceriam não apenas custos, mas também melhorias de desempenho. Pelo menos até 7nm, ele disse, "podemos continuar cumprindo as promessas da Lei de Moore".
Em outra apresentação, a diretora financeira Stacy Smith explicou o alto custo de acessar cada novo nó, mostrando o gasto de capital relativo necessário para produzir cada nó. Ele disse que estava ficando mais difícil e mais intensivo em capital.
Ele observou que houve um "aumento" nos custos a partir de 22nm, devido à necessidade de padronização múltipla (a necessidade de usar a litografia várias vezes em certas camadas da matriz), mas disse que o número de partidas de wafer diminuiu. desde o nó de 32 nm, porque o tamanho médio ponderado da matriz agora é menor. No geral, o nó de 14nm é cerca de 30% mais intensivo em capital do que a geração anterior, mas o chip básico é 37% menor.
No total, a Intel gastará cerca de US $ 11 bilhões em despesas de capital em 2014, com planos de gastar cerca de US $ 10, 5 bilhões em 2015. Cerca de US $ 7, 3 bilhões da despesa de 2014 destinam-se à construção de capacidade de fabricação, com o restante destinado à pesquisa e desenvolvimento para nós futuros e para desenvolvimento de bolachas de 450 mm e despesas corporativas típicas, como edifícios de escritórios e computadores.
As despesas são tantas, ele disse, que em parte é por isso que agora existem apenas quatro empresas no mundo criando fabricação lógica de ponta: Intel, Global Foundries, Samsung e TSMC.
Nas perguntas após as apresentações, os executivos da Intel tiveram o cuidado de não fornecer muita informação. Questionado sobre os custos e a possibilidade de mudar para a litografia EUV, Holt disse que o gráfico de custos era "intencionalmente ambíguo" porque eles não sabem a que distância abaixo do custo histórico por linha de transistor os próximos nós estariam. Ele disse acreditar que eles podem ficar abaixo da linha sem a EUV ", mas eu não quero".
Krzanich disse que a empresa acha que sinalizou demais suas intenções para a indústria sobre seus planos de 14nm, portanto "seremos um pouco mais prudentes ao divulgar informações" sobre novos nós de fabricação. Ele não se comprometeu com a familiar cadência Tick / Tock da empresa de lançar um novo nó de processo em um ano e uma nova arquitetura no ano seguinte, embora Smith tenha dito que a empresa espera ter uma "cadência razoavelmente normal" e "falará sobre 10" nm nos próximos 12 ou 18 meses, quando apropriado."
3D NAND e o caminho para SSDs de 10 TB
Em outra área de tecnologia, Rob Crooke, gerente geral do Grupo de Soluções de Memória Não Volátil da Intel (acima), discutiu a nova tecnologia 3D na fabricação de chips flash NAND usados em SSDs e dispositivos similares. Ele sugeriu que os dispositivos de estado sólido estão "apenas no início da curva de adoção" e disse que os dados querem estar mais próximos da CPU, com apenas a economia mantendo-os separados.
Ele observou que a Intel fez seu primeiro SSD - um modelo de 12 megabytes - em 1992 e disse que a tecnologia atual é 200.000 vezes mais densa hoje. A tecnologia atual da Intel - desenvolvida em uma joint venture com a Micron - criou um chip de memória NAND de 256 gigabits usando a tecnologia 3D. Nesta tecnologia, a memória é mantida em cubos de transistores, em vez do tradicional design "tabuleiro de damas" e envolve 32 camadas de materiais com cerca de 4 bilhões de orifícios para armazenar os bits. Como resultado, ele disse, você pode criar 1 terabyte de armazenamento em cerca de 2 mm e mais de 10 TB em um formato SSD tradicional.
Além do tamanho pequeno, Crooke disse que os SSDs ofereceram grandes melhorias de desempenho, dizendo que 4 polegadas de armazenamento NAND poderiam fornecer 11 milhões de IOPS (operações de entrada / saída por segundo), o que exigiria 500 pés de armazenamento tradicional no disco rígido. (Ele observou que, embora os discos rígidos continuem ficando mais densos, eles realmente não ganharam velocidade.)
