Vídeo: #13 - DA AREIA AO CHIP - PARTE 5 - Lei de Moore(ou qual é o futuro do Semicondutor?) (Outubro 2024)
Ultimamente, tem havido muita conversa sobre a desaceleração da Lei de Moore e os desafios que os fabricantes de chips enfrentam quando tentam mudar para dimensões cada vez menores. Certamente, os PCs não estão ficando mais rápidos na velocidade em que estavam antes e os desafios enfrentados pelos fabricantes de chips nunca foram tão altos. Ainda assim, a Intel continua insistindo em que "a lei de Moore está viva e bem", ao falar sobre seus planos de produção de 10 nm e 7 nm. Para tentar descobrir o que está acontecendo, observei algumas medidas variadas de progresso e obtive algumas respostas diferentes.
Enquanto muitas pessoas confundem a Lei de Moore com velocidade, na verdade é uma medida da taxa no aumento da complexidade do componente mínimo, mais ou menos afirmando que o número de transistores duplicará periodicamente. No artigo inicial de 1965, essa duplicação ocorria a cada ano, embora em 1975 Moore estivesse atualizando sua projeção para dobrar a cada dois anos, o que geralmente tem sido a marca que os fabricantes de chips têm buscado desde então.
No dia do investidor da Intel no mês passado, Bill Holt, vice-presidente executivo e gerente geral do grupo de tecnologia e manufatura, mostrou novamente slides sugerindo que o número de transistores "normalizados" por área continuava a diminuir em um ritmo melhor do que dobrar, apesar de apontar que o custo de produção estava aumentando ainda mais rápido do que o esperado. O resultado, ele disse, é que o custo por transistor permaneceu no ritmo.
Mas, pela primeira vez que me lembro, ele enfatizou que diferentes tipos de transistores dentro de um chip requerem quantidades diferentes de área no chip, com as células de memória SRAM sendo cerca de três vezes mais densas que as células lógicas. Ele usou essa afirmação para desviar as perguntas sobre a densidade média do transistor em comparação com os chips Apple A9 fabricados pela Samsung ou TSMC.
Para dar uma olhada mais de perto, meu colega John Morris e eu analisamos as estatísticas publicadas pela Intel sobre seus chips desde 1999, do Pentium III (conhecido como Coppermine), produzido a 180 nm, até os chips Broadwell Core do ano passado, os primeiros fabricados com tecnologia de 14nm.
Primeiro, vimos o Gate Pitch Scaling - a distância mínima entre os portões que compõem um transistor. A escala tradicional sugere que isso está diminuindo 70% por geração para obter a escala geral de 50%. Nessa medida, fica claro que, enquanto o dimensionamento continua, não estamos vendo tanta redução quanto seria de esperar.
Mas outras técnicas usadas pelos fabricantes de chips estão mudando um pouco isso. Observando as células de memória SRAM, a parte mais densa e básica de um chip, podemos ver que, até recentemente, isso nos dava uma redução de 50% por geração de processo, embora pareça estar escorregando.
Nos últimos anos, a Intel também enfatizou o dimensionamento total da área lógica, que é o produto da afinação do portão e da afinação mínima das interconexões metálicas que direcionam os sinais ao redor desse chip e o conectam ao mundo exterior. Isso faz algum sentido, porque se os transistores lógicos forem dimensionados, mas as interconexões não forem menores, o tamanho e o custo geral do chip não diminuirão. Por exemplo, o processo FinFET de 16nm da TSMC usa o mesmo processo de metal de back-end que seu chip planar de 20nm, por isso oferece pouco em termos de encolhimento (embora seja mais rápido e use menos energia). Em termos de escala da área lógica, a Intel parece estar no alvo nas gerações recentes.
Há muitas maneiras de observar as tendências, e uma coisa que parece clara é que agora está demorando mais para chegar ao próximo nó do que nos últimos 20 anos. Em vez de dois anos entre nós, para o nó de 14nm e o próximo nó de 10nm, ele estará realmente mais próximo de 2, 5 anos, com chips de 10nm programados para chegar no segundo semestre de 2017.
A Intel ressalta que, a longo prazo - desde o primeiro microprocessador, o 4004 -, o tempo entre as novas gerações de tecnologia de chips sempre foi um pouco flexível.
A Intel usa esse slide (que o colega de Intel Mark Bohr mostrou várias vezes) para indicar a cadência da Lei de Moore, desde o primeiro microprocessador, o Intel 4004, que usou 2.300 transistores em um processo de 10 mícrons em 1971, até o processo atual de 14 nm. Ao analisar este gráfico, a Intel diz que a cadência média tem sido um novo nó a cada 2, 3 anos. Nessa perspectiva, um ritmo de 2, 5 anos para 14nm e 10nm não é tão significativo. Eu olho para ele e vejo uma aceleração da Lei de Moore entre 1995 e 2012, quando os primeiros produtos de 22 nm da Ivy Bridge começaram a aparecer. Agora a cadência parece estar diminuindo mais uma vez.
(Observe que a Intel parou de fornecer informações sobre o tamanho e o transistor da matriz com a geração de 14 nm citando problemas competitivos, portanto, os números mais recentes que temos para um quad-core vêm do Haswell de 22 nm, que tinha 1, 4 bilhão de transistores em um molde de 177 mm 2.)
Então, a Lei de Moore está diminuindo? Depende de como você olha para isso. Certamente está claro que, em algumas medidas, o ritmo parece ter diminuído e que os desafios enfrentados pelos fabricantes de chips ficam mais difíceis a cada geração. Atualmente, apenas quatro empresas - Intel, GlobalFoundries, Samsung e TSMC - afirmam ter processos de 14 ou 16 nm. Criar um novo chip em um desses novos processos é mais caro do que nunca. Mas há razões e incentivos suficientes para esperar que veremos chips de 10nm por volta de 2017 e que os chips de 7nm, 5nm e 3nm serão seguidos.
