Fazendo chips além de 14nm

Uma das grandes coisas da Conferência Internacional de Circuitos de Estados Sólidos (ISSCC) desta semana foi uma discussão sobre como a indústria criará processadores de 10 nm e abaixo, e se isso será rentável.

O pesquisador sênior da Intel, Mark Bohr, fez uma palestra altamente coberta em um painel onde reiterou a crença da Intel de que a Lei de Moore - o conceito de que a densidade de chips pode dobrar em cada geração seguinte - continua. Como a Intel disse anteriormente, Bohr disse que acredita que pode fabricar chips de 10nm e até 7nm usando as ferramentas litográficas existentes, mas certamente gostaria de ter ferramentas litográficas ultravioletas (EUV) extremas prontas para 7nm.

Seu grande ponto foi que a expansão contínua sempre exigiu novas inovações em processos e design (como a introdução de conexões de cobre, silício tensionado, porta K / metal alta e tecnologia FinFET) e que mais inovações serão necessárias para continuar o processo. escalando para 10 e 7 nm e abaixo. Mas ele não deu novos detalhes sobre quais alterações no processo, materiais ou estruturas a Intel usará nos novos nós.

Ao contrário de alguns relatórios publicados, Bohr na verdade não confirmou que a Intel enviaria peças de 10nm em 2016. (Dado que a Intel lançou seus primeiros chips de 14nm no final de 2014, a entrega de 10nm no próximo ano corresponderia à cadência típica de processo de dois anos Quando perguntei ao CEO da Intel, Brian Krzanich, se a cadência de dois anos continuaria, ele disse que a Intel acreditava que poderia.) O processo de 14nm da Intel avançou mais devagar do que o esperado, e enquanto Bohr disse que sua linha piloto de 10nm está mostrando uma melhoria de 50% Com uma taxa de transferência comparada a onde os 14nm estavam no mesmo ponto em seu progresso, a empresa não quer se comprometer firmemente.

Bohr estava claro que esperava que não apenas a escala de chips continuasse, mas que, embora o custo de fabricação de cada bolacha continue a aumentar, o aumento da densidade de transistores será suficiente para que o custo de fabricação por transistor da Intel continue diminuindo o suficiente para fazê-lo vale a pena continuar a escala. Ele já disse isso antes, mas contrasta com outras empresas que são mais céticas.

Ele ressaltou que a história do design de chips inclui cada vez mais integração, com os designs modernos do System-on-Chip (SoC) agora integrando itens como diferentes níveis de energia, componentes analógicos e sistemas de entrada e saída de alta tensão. O futuro pode se prestar a chips 2.5D (onde dados separados são conectados através de um barramento interno no pacote) ou mesmo a chips 3D (onde vias de passagem de silício ou TSVs conectam múltiplos dados). Ele disse que esses sistemas serão bons para o sistema integração, mas ruim por baixo custo.

Bohr disse que os chips 3D com TSVs realmente não funcionam para CPUs de alto desempenho porque você não pode obter densidade suficiente de TSV ou lidar com os problemas térmicos, e que mesmo nos SoCs móveis, onde é tecnicamente mais viável, não realmente foi usado ainda porque acrescenta muito custo.

Outros fornecedores tinham perspectivas diferentes, como seria de esperar.

Kinam Kim, presidente da Samsung Electronics, apontou que a densidade - o número de transistores por área de chip - continua aumentando.

Mas ele também apontou que estamos nos aproximando de um limite teórico de 1, 5 nm e que, com o EUV combinado com a impressão em quadruplo padrão, é teoricamente possível chegar a 3, 25 nm. Mas ele esperava que, para chegar lá, a indústria precisará de novas ferramentas, estruturas e materiais.

Por exemplo, ele sugeriu que a Samsung mudasse sua produção lógica dos FinFETs (que a Intel começou a produzir há alguns anos atrás, e a Samsung apenas começou a enviar) para os contatos gerais e Nanowire em torno de 7 nm, seguidos pelos FETs do túnel. Nesse ponto, a empresa também está considerando novos materiais. Ele observou que a tecnologia DRAM e NAND já inclui muitos recursos novos, incluindo a fabricação em 3D.

Embora a TSMC não tenha apresentado uma apresentação específica de tecnologia, também está trabalhando em novos materiais e estruturas, enquanto prepara o desenvolvimento de sua fabricação de 16 nm este ano e os futuros nós por vir.

Eu estava particularmente interessado em uma visão um pouco diferente de onde a indústria estava indo, dada por Sehat Sutardja, CEO do Marvell Technology Group.

Ele reclamou que o custo da criação de uma "máscara" (o modelo para a criação de um chip) estava mais do que duplicando a cada geração e que, nas taxas atuais, poderia chegar a US $ 10 milhões até 2018. Como resultado desses custos e P&D, disse ele, fazer um SoC na atual tecnologia FinFET só faz sentido se o volume total da vida útil do chip for muito grande - 25 milhões de unidades ou mais. No entanto, o mercado é tão fragmentado, é difícil para a maioria das empresas ter um volume grande o suficiente.

Sutardja disse que os SoCs móveis atuais têm "muita integração para nosso próprio bem", observando quantos dos recursos são integrados a um chip móvel (como o Southbridge para conexões de E / S, opções de conectividade para Wi-Fi e Bluetooth, e modem) ainda não estão integrados nos processadores de desktop e laptop.

Em vez disso, ele propôs a mudança da indústria para o que ele chamou de MoChi (para Modular Chip), que envolverá um conceito semelhante ao Lego de conectar componentes individuais em um "SoC virtual". Isso, ele disse, permitirá a separação das funções de computação e não-computação, com as funções de CPU e GPU produzidas nos nós mais avançados e outras funções em nós diferentes e menos dispendiosos. Esses componentes serão conectados através de uma interconexão que será uma extensão do barramento AXI. É uma ideia interessante, principalmente para os fornecedores menores, embora muitas empresas provavelmente precisem entrar para fazer disso um padrão viável.

Chegar a chips mais novos e melhores nunca foi fácil, mas parece mais difícil agora do que foi e certamente mais caro. O resultado pode ser menos concorrentes e mais tempo entre os nós, mas ainda parece que a escala de chips continuará.